smt加工廠家內部技術分析smt貼片加工ICT的受限接觸點問題
傳統(tǒng)模擬在電路技術通常用于判斷組裝 pcb 是否有缺陷。這些缺陷包括短路、器件立起、或者器件放置錯誤。模擬在電路測試 (ICT) 的功能就是藉由自動測試程序 (ATPG) 生成錯誤器件糾正報告。自從 1972 年起，這種測試方法就成為無源器件測試的根本方法，但現(xiàn)在這些方法正受到電子器件封裝改變而帶來的威脅。
現(xiàn)今所用無源 SMD STM貼片加工 的小尺寸已達 0.5mm×1mm ，表面黏著器件又在器件底部隱藏了節(jié)點，硅片封裝已經(jīng)邁向細間距、超細間距和 BGA ，而 500 至 750 腳的封裝也已出現(xiàn)。
采用 SMD STM貼片加工，就沒有可以用來探測的器件引腳。探測只有藉由過孔來進行，而通常線路板兩面都需要探測。如果在電路節(jié)點上找不到過孔，就要人為增加測試點。但現(xiàn)今開發(fā)者既面臨巨大的“盡快上市”壓力，同時器件可能比測試點還要小。因此可測試性設計 (DFT) 常常被拋在一邊，既便有測試點，也很少會加上。
pcb 上的線徑一般為 0.1mm 寬，過孔則“埋在”內層里，根本沒有接觸的可能。此外，探針的尺寸并不隨著與其接觸的焊盤尺寸的縮小而成比例縮小。焊盤已由 1mm 縮至 0.1mm ，而相臨探針的中心點間距已從 2.54mm 降至 1.27mm ，僅縮小了一半。
傳統(tǒng)的 ICT
模擬在電路測試的基本技術是藉由受測器件 (DUT) 的一個節(jié)點對網(wǎng)絡施加電壓，而在該器件的另一節(jié)點上測量電流 。
圖 1 ：可接觸節(jié)點的減少意味著將無法采用傳統(tǒng) ICT 技術測試與其相連的所有分支。
假設電壓源 Vs 為理想電壓源，并且可以供應 Zs 和 Zx 所需的足夠電流；同時假定測量電流的 Im 是一個理想電流表，其插入損耗為零。所用的電流表常采用運算放大器的形式。設 Zi 兩端的電壓為 0 ， Zi 也沒有電流流過，則 Zx 的值為：
Zx=Vs/Im
如果節(jié)點 A 無法接觸，那么就不能從 Vs 提供電流。如果電壓源施加于相鄰節(jié)點上， A 點的電壓就無從知道，上面關于 Zx 的計算也就不可能了。
與此類似，如果節(jié)點 B 無法接觸，也就不能夠斷定流過 Zx 的電流。在相鄰節(jié)點測量電流會使流過 Zi 的電流不為 0 ，smt貼片加工從而導致電流測量不準確。后，如果保護節(jié)點也不能接觸到，則在 Zx 兩端會有一等效阻抗，改變了公式 1 的計算。因此，在電路中漏掉任何一個節(jié)點都會使得該器件無法測試。
